為加速先進消費、5G及汽車應用設計,聯華電子(2303)今(13)日宣布Cadence優化的數位全流程已獲得聯華電子22奈米超低功耗(ULP)與22奈米超低漏電 (ULL)製程技術認證。該流程結合用於超低功耗設計的領先設計實現和簽核技術,協助共同客戶完成高品質的設計並實現更快的晶片設計定案 (tapeout) 流程。
↧
為加速先進消費、5G及汽車應用設計,聯華電子(2303)今(13)日宣布Cadence優化的數位全流程已獲得聯華電子22奈米超低功耗(ULP)與22奈米超低漏電 (ULL)製程技術認證。該流程結合用於超低功耗設計的領先設計實現和簽核技術,協助共同客戶完成高品質的設計並實現更快的晶片設計定案 (tapeout) 流程。