Imec與Cadence完成首款5奈米測試晶片設計定案

奈米電子研究中心愛美科（imec）與益華電腦（Cadence）日前共同宣布，採用極紫外光微影製程（EUV）與193浸潤式（193i）微影技術完成首款5奈米測試晶片的設計定案（tapeout）。為了生產此測試晶片，imec與Cadence將設計規則、資料庫以及佈局繞線技術進行最佳化，透過Cadence Innovus設計實現系統獲得最佳功率、效能與面積（PPA）。 ...